产品名称：Clarity Advanced IC Package Extraction Suite
产品代码：SYS944
产品必要性
众所周知，电子系统设计的发展速度可谓是一日千里。随着我所/公司的芯片设计产品采用更先进的7nm工艺节点，相应的我所/公司的封装、PCB设计规模和复杂度也呈现指数级增长，信号速率越来越高，工作电压越来越低而电源功耗越来越大，产品设计的高密化、高速化、高功耗趋势越来越明显。工程师在设计中面临着越来越多的挑战来自于“高速”和“EMC”问题，它们成为制约设计师能否快速、正确的设计出成功的电子产品的关键瓶颈。随着设计要求的越来越严格，单纯凭借工程师经验进行设计的做法已经越来越难以完成设计任务。借助于专业的信号完整性（Signal Integrity, SI）和电源完整性（Power Integrity, PI）工具来改善设计流程、提高设计品质，对产品的开发成败起到关键性的作用。
借鉴业内成熟的大型IC设计公司的标准做法，我所/公司迫切需要引入专业的信号完整性、电源完整性工具，搭建专门的仿真分析平台，利用仿真分析工具帮助设计师在早期和中期查找设计周期中的缺陷，减少迭代周期，并在设计周期的交互阶段进行签核级（Sign-off）的全链路、全系统验收分析，确保系统的高速信号、电源性能满足设计指标，提高系统的容错性、鲁棒性、抗干扰性，实现一次性的产品投产。
IC封装的建模对于信号完整性和电源完整性分析能力的建设至关重要。一方面，封装基板设计工程师可以通过提取的IC封装RLC模型来评估封装电气性能，为走线和PDN的优化提供指导，另一方面，IC后端工程师也可以通过在进行片上IR-drop分析优化时，包含封装的电路模型，来实现更精细化的IR-drop分析。内部SI团队可以在全链路的SI/PI分析中包含宽频的片上RDL和封装S参数模型，确保Die-to-Die的全链路分析精度。与此同时，标准的封装IBIS、SPICE模型越来越成为一个设计公司产品交互的标准件之一，是否具有封装建模能力成为衡量一个IC设计公司技术能力的标准之一。
工具名称 | 功能说明 |
XtractIM (max 8CPU) | 专业的封装模型提取工具，支持IBIS Package和多阶spice等多种格式的模型输出，支持封装电气性能分析 |
Clarity（max 8CPU） | 基于三维全波有限元算法提取S参数，对封装和PCB的关键信号进行精细建模 |
PowerSI (max 8CPU) | 基于Sigrity专利的混合引擎快速、准确地提取封装和PCB的S参数模型 |
Broadband SPICE | 检查、修复S参数的无源性、因果性问题，把S参数转换为等效spice电路 |
PowerDC (max 8CPU) | 分析封装和PCB的直流压降、电流分布，支持电热联合仿真，支持封装热阻模型提取 |
Topology Explorer | 通用的电路仿真平台，模块化的模型连接，支持时域、频域、直流的电路仿真 |
XcitePI | 是专业、高效的芯片金属互连层的模型提取和电气性能评估工具 |
产品主要功能
SYS944提供了一个对芯片封装进行参数提取和评估的完整解决方案。通过集成业界领先的Sigrity技术，提供了完备的芯片封装和SIP系统级封装的寄生参数提取功能，支持包括引线键合、倒装芯片（FlipChip）、引线框架、堆叠/平铺芯片和封装堆叠（POP）等在内的各种封装类型，支持对封装中的键合丝、过孔、走线、焊球、微凸点和金属形状等物理结构进行建模，并支持多种标准格式模型文件的输出。它提供了一个封装评估引擎，允许快速侦测封装设计实体的潜在问题。它还提供了一个全波三维求解器，可以对 IC封装的精细结构提取高带宽高精度互连模型。
针对片上IR-drop仿真分析的需求，SYS944提供了Per-pin的封装SPICE模型提取功能，针对IC封装提取包含整个电源PDN系统的、电源和地网络耦合的分布式SPICE电路模型，该模型可用于精确的片上压降和电迁移分析。封装和板级电容模型可以包含在该模型中，便于用户进行what-if分析，以评估系统的电源性能及对片上压降的影响。
SYS944包含的XcitePI是专业、高效的芯片金属互连层的模型提取和电气性能评估工具。XcitePI通过读取GDS文件或者LEF/DEF文件导入芯片金属互连层的layout信息，自动在Device和Bump位置添加端口，提取芯片金属层的RLCK模型用于实现完整的端到端的系统级仿真，同时也支持对金属层电气性能进行快速的评估，帮助工程师排查电源/地/信号网络的电气性能风险点、分析片上电容的滤波效果、确保信号网络的传输延时一致性。
功能特点：
· 提取全芯片PDN网络的分布式SPICE电路模型，进行芯片-封装-PCB的系统级电源完整性仿真分析
· 提取高速串行、并行总线的带电源地耦合的片上信号网络寄生参数SPICE电路模型，进行芯片-封装-PCB的系统级Power-aware信号完整性仿真分析
· 支持MCP模型互连协议，方便片上寄生参数模型与封装及IBIS模型互连
· 支持2.5D/3D IC芯片结构（如TSV）模型提取，全芯片模型包含TSV结构寄生参数
· 对潜在的芯片性能热点区域进行可视化显示
· 评估和验证片上去耦电容的放置和实现方案
· 对片上去耦、BUMP、PAD及过孔大小位置等参数进行假定（What-if）分析